|
演講
公告
2005 Non-Volatile Memory
Workshop
演講公告
Nanotechnology Opportunities from a System Application
Perspective
「2005國際超大型積體電路技術、系統暨應用研討會」的活動已經開始，請各位會員及先進參考相關訊息。
TSIA台灣半導體產業協會與工業技術研究合辦的「2005國際超大型積體電路技術、系統暨應用研討會」提供全球海內外學者專家及高科技廠商一個最佳的技術交流機會與平台，期盼透過此豐盛的技術饗宴，提昇台灣在尖端科技領域中的國際地位。於民國七十二年起每兩年舉辦一次國際超大型積體電路技術、系統暨應用研討會，將於民國九十四年四月二十五日至二十九日在新竹國賓大飯店分為兩場研討會，分別是International
Symposium on VLSI
Technology(VLSI-TECH,4/25-4/27)和International Symposium on
VLSI Design, Automation, and
Test(VLSI-DAT,4/27-4/29)。在VLSI-TECH研討會中將發表54篇來自全球的高水準專業論文，其中包括三位主題演講者：分別是日本東京大學教授Toshiro
Hiramoto, 美國IBM Phaedon Avouris, 以及荷蘭Philips Research
Laboratories資深副總Henk van Houten。在VLSI-DAT研討會中將發表88篇來自全球的高水準專業論文，其中包括三位主題演講者：分別是日本NEC總裁Hajime
Sasaki, 美國UC Berkeley教授Alberto Sangiovanni-Vincentelli, 以及英國Univ
of Manchester 教授Steve Furber，歡迎國內外電子資訊相關產官學研共同參與盛會。VLSI網站連結http://vlsitsa.itri.org.tw/
『軟性電子技術論壇』
親愛的先進 鈞鑒：
工研院電子所為開創我國電子產業前瞻領導的國際地位，謹訂於2005年2月17日假台北遠東飯店舉行「軟性電子技術論壇」。邀請國內外專家，深度分析與探討新世代軟性電子之系統應用趨勢、產業前景、技術研發現況。並期望藉此協助產業，掌握軟性電子的核心技術，激盪產品的嶄新應用，創造產業未來的新契機。
誠摯邀請您的參與
工業技術研究院 電子所所長
敬邀 2005 .1.21
2004
Taiwan MRAM Wrorkshop技術研討會
嵌入式MRAM未來有機會廣泛應用在SoC的市場
Freescale已將4-Mbit
MRAM列入標準產品中
-------------------------------------------------------------------------------------------------------
記者：陳美滿 2004/9/24 拓墣產研
根據Silicon Strategies報導，Freescale
Semiconductor已開始將4-Mbit MRAM列為該公司的標準產品，產量也在提升中。Freescale是由Motorola的Semiconductor
Products Sector獨立出來成立的公司，該4-Mbit MRAM，MR2A16A，的開始供貨可彰顯出Motorola或Freescale在MRAM這個領域的領導地位。Motorola
SPS是在2003年十月份開始提供4-Mbit MRAM的樣品給特定客戶，它是採用0.18微米製程生產。當時，該公司的MRAM高階主管即已說明4-Mbit
MRAM將在2004年初開始廣泛供應樣品，且在2004年底之前成為標準產品。配備MRAM的產品可望在2005年上市。
MRAM是未來可以取代DRAM或flash記憶體的新型態記憶體，它所提供的速度很接近SRAM，同時它具有nonvolatile的特性，也就是在電源關閉時仍然能夠儲存資訊，類似flash記憶體與EEPROM。以MRAM、ferroelectric或phase-change材料為基礎的記憶體正在競逐成為未來記憶體的標準，在許多應用中將可取代SRAM、DRAM或flash記憶體。Freescale在MRAM領域的競爭者包括Infineon與IBM，後者正與一家法國公司Altis
Semiconductor合作。Infineon在今年六月份曾經展示一16-Mbit MRAM原型產品，不過該公司承認離量產還有很長一段路。
本聯盟分析：
嵌入式MRAM在CMOS邏輯製程下約多加三道光罩即可製作，相較於Pseudo-SRAM及Flash所加的光罩數來得低，顯示其嵌入式式製程較容易，未來有機會廣泛應用在SoC的市場。
應變SOI有機會成為未來的主流技術
導入90奈米SOI製程科技
Freescale發展雙核心嵌入式處理器晶片
-------------------------------------------------------------------------------------------------------
（國際新聞中心梁燕蕙／綜合外電） 2004/10/01 電子時報
根據網站Semiconductor Reporter報導，飛思卡爾半導體（Freescale
Semiconductor）日前表示，該公司將導入90奈米製程絕緣層上覆矽（silicon-on-insulator；SOI）科技，發展雙核心嵌入式處理器晶片（dual-core
embedded processor chip），並將應用e600
PowerPC處理器在高階應用產品，包括網路、電信、軍事、儲存等領域，有鑑於近來其他半導體供應商紛紛宣佈發展雙核心處理器的趨勢，飛思卡爾此舉意在提高效能，並盡可能控制耗電情形。
報導指出，飛思卡爾雖未正式推出該公司雙核心晶片MPC8641D，預估2005年下半可望進入向客戶送樣階段，計畫2006上半年導入量產階段，此外，飛思卡爾目前已在進行導入low-k材料的90奈米SOI製程晶片MSC8122初步送樣工作，該款MSC8122解決方案，包括1顆數位訊號處理器（DSP），並可透過IP應用傳送語音，預定在2005年第一季導入量產。
本聯盟分析：
SOI在晶圓的頂層表面以及底部的矽元件之間嵌入一層絕緣材料，能生產出比傳統Bulk
Silicon速度更快、耗能更低的元件。應變矽是一種先進的製程技術，透過延長電晶體中矽原子之間的距離，提高電子在經過電晶體時的穿越速度，藉此提高晶片效能。而應變SOI將結合應變矽與SOI兩者的優勢，在奈米電子的世代中更能提升晶片效能及降低耗能，有機會成為未來的主流技術。
193奈米溼浸式微影可達到32奈米製程
微影設備主流隨之確定
193奈米曝光機 將成微影設備主流
-------------------------------------------------------------------------------------------------------
黃茂業、哈建宇【2004-09-26/經濟日報/C4版/生技視界•半導體領航】
由於目前半導體廠130奈米製程已導入量產，ArF
193奈米曝光機將在2004年時快速成長，預估在2005年時完全取代248奈米KrF曝光機，193奈米曝光機將逐漸成為微影設備的市場主流。2003年主流機種248奈米曝光機佔了49%，2004年將下滑至45%。由近期各半導體廠所發佈的訊息得知，2004年半導體廠商資本支出將比去年高出2~3倍，如台積電的20億美元、聯電20.1億美元。微影設備廠商可望在此波景氣回升中受益，2004年總產值將會超過2000年時的高峰期，預估在2005年時達到316台。屆時全球微影設備營收將達到82.8億美元規模，而上一次2000年高峰期的營收僅57.3億美元，營收主要是來自高階193奈米機台所挹注的結果。微影設備產值一直佔整體導體設備市場很高的比重，在未來比重將持續升高，由於高階曝光機單價非常高，價格約在4億台幣左右，曝光線寬越細微單價越高，因此所佔比重也逐年升高。至於營收部分，2003年市場營收為31億美元，略高於2002年的29億美元，雖然在產出台數部分2003年為449台低於2002年的465台。但ASP(平均單價)卻是提高的，因此營收也將逐年升高。預估2005年全球市場規模達65億美元，年出貨711台，佔整個半導體設備產值的23%。目前整個市場主要由ASML、佳能、尼康三家國際大廠所寡佔，唯自2000年半導體景氣衰退下到目前為止，三家廠商仍然徘徊在虧損邊緣。（作者是經濟部技術處ITIS計畫產業分析師）
本聯盟分析：
水的折射率(Refractive
Index)為1.44，吸收度為0.05cm-1以下，193nm的光線經過這個介質後，代表著波長降為134nm。若在水中加入Cesium
sulfate的鹽類，更可將水溶液的折射率提高到1.6，故193奈米濕浸式微影甚至有進入35-30nm解析度的可能。
加工技術與檢測技術彼此搭配以加速奈米電子技術的研發
歐洲微電子中心IMEC發展奈米科技
-------------------------------------------------------------------------------------------------------
（國際新聞中心梁燕蕙／綜合外電） 2004/10/04 電子時報
根據網站Semiconductor Reporter報導，位於比利時的歐洲微電子中心IMEC日前宣佈，將致力發展奈米科技等新興計畫，藉以取代或是延長先進CMOS製程技術在實際上應用方面的壽命，該項新興計畫稱為產業合作計畫（industrial
affiliation program；IIAP），計畫將邀請半導體業者參與，目標為半導體生產製程提供新典範。
報導指出，IMEC業已展示單一奈米測量裝置（single nanoscale
devices），將可望協助使用奈米科技創造高容量與新功能等創新科技方面，提高其研發效率，此外，下一階段IMEC將延伸至奈米碳管（carbon
nanotubes）的應用，不過，在應用奈米碳管時，目前遇到有關對稱性（chirality）方面的障礙，結合眾廠之力投入下一代製程研發，將是IMEC加緊協調的目標。
本聯盟分析：
奈米電子技術除了積極研發可作分子等級以下之造型的半導體加工技術，亦需要發展「奈米等級的世界」之高度檢測技術。若加工技術與檢測技術彼此搭配以控制奈米等級的物質，則可加速奈米電子技術的研發。
單電子元件是在奈米科技下所製出之終極電子元件
英特爾HT規格CPU出貨破5,000萬顆
65奈米製程後年導入量產
-------------------------------------------------------------------------------------------------------
（記者周忠信／台北） 2004/10/04 電子時報
英特爾（Intel）超執行緒規格（Hyper
Threading；HT）處理器上市2年以來，出貨總量已正式突破5,000萬顆水準，未來將進一步導入安全機制及64位元定址功能等技術，發揮平台效能，至於新一代的65奈米製程在2005年開始試產後，2006年將確定可以進入量產階段。
英特爾桌上平台事業群總經理Louis
Burns表示，超執行緒技術可讓CPU產品效能提昇約25％，在平行運算概念於處理器產品線獲得廣泛接受後，不但讓效能的意義不再侷限於原有的核心時脈數字，更有助於英特爾進一步跨入雙核心處理器時代。
英特爾表示，除HT超執行緒技術外，英特爾也規劃在目前的處理器產品線中，進一步導入包括La
Grande安全機制、Vanderpool虛擬技術，以及64位元定址功能（EM64T）等先進技術，以提昇PC運算效能及安全機制。
由於處理器的週邊功能愈來愈多，內含電晶體數目也將愈來愈多，有賴更先進製程微縮晶片面積。對此英特爾表示，2005年將發表首款雙核心處理器，新一代65奈米製程也將開始試產，2006年則會正式量產，屆時就有能力用更低的成本，生產功能更複雜的處理器產品。
事實上，以目前採用90奈米製程的Prescott核心處理器電晶體數目，已達到1.25億顆水準來看，所產生的耗電與散熱問題已經十分棘手，因此，在4GHz大關前面臨極大瓶頸，CPU廠商若一直將發展重心放在提昇核心時脈，無異是與自己過不去，超微（AMD）與英特爾都已陸續將行銷重點轉移到平台規格上。
雖然英特爾已透露將在2005年中旬發表雙核心處理器Smithfield，但並未進一步透露Smithfield的雙核心將採用何種結構，若保守估計英特爾的Smithfield仍延用目前的Prescott核心架構，電晶體數目幾乎篤定突破2億顆大關，所面臨的耗電量及散熱問題，的確亟待新製程技術來解決。
本聯盟分析：
現在的LSI每動作1次，每個電晶體約有10萬個電子流過，隨著不斷微縮提升其動作頻率，造成耗電量及散熱問題愈來愈嚴重。而單電子電晶體每動作1次只有1個電子流通過，理論上可解決耗電量及散熱的難題，但為了使控制1個電子成為可能，必須製作可使電子與電子排斥力可充分運作之奈米尺寸的小島，可說是在奈米科技下所製出之終極電子元件。
工研院奈米電子研發視窗
電子所新購的Metal
Etcher於9月底進機，目前正進行裝機，預計11月之後將可對外提供服務。此設備是OUM及high-k/metal
gate之metal etching專用機台，隨著此機台建置完成，未來相關研發計畫的時程與產出將更能掌握。
2004年底前預計舉辦之研討會：
2004/12/9 MRAM workshop (本聯盟主辦) 地點：工研院中興院區
51館422國際會議廳
2004/12
AEC/APC(Advanced Equipment Control / Advanced
Process Control) (TSIA主辦)
全球微影設備及相關聯盟力推193奈米濕浸式微影以加速發展
1. Sematech聯盟預定2007年將導入 193奈米濕浸式微影技術投產時程
-------------------------------------------------------------------------------------------------------
（國際新聞中心梁燕蕙／綜合外電） 2004/08/26 電子時報
根據網站Semiconductor Reporter報導，Sematech聯盟濕浸式策略研發經理Andrew
Grenville日前表示，目前在濕浸式微影技術（immersion
lithography）所產生的問題，均已迅速得到解決，在進展順利的情況下，預定在2007年導入193奈米濕浸式微影科技投入生產的時程，應可順利達成。此外，半導體設備供應商ASML、尼康（Nikon）、佳能（Canon）亦表示，第一代微影設備可望在2005年出貨。
Grenville表示，自從193奈米濕浸式技術崛起，成為取代157奈米乾式微影技術的解決方案以來，在濕浸式科技各方面所展現的快速進步，再加上各大設備供應商在微影設備供貨時程，均按照既定時程進行，半導體業者可望在2007年以193奈米濕浸式微影科技，導入生產行列。
報導指出，預計隨著193奈米微影技術益趨成熟，業界可望在2007年導入65奈米製程生產，並向下擴展到45奈米製程，全球前3大微影設計供應商，包括荷商ASML以及日商尼康、佳能等，均表示可望在2005年出貨第一代設備，繼而在2006年推出第二代曝光設備（exposure
equipment）。
Grenville指出，業界對於193奈米濕浸式技術相當樂觀，就整體而言，該技術的確禁得起半導體業者的考驗，相對地，157奈米乾式微影技術則至多退居為業界的備位替代方案，全球各設備商對於157奈米微影科技雖仍持續發展，至於何時將導入產品出貨時程，則仍是問號。
2. IBM微電子將濕浸式微影科技加入生產藍圖
與設備商ASML、TEL聯盟 亦將研發成果分享策略夥伴超微、英飛凌
-------------------------------------------------------------------------------------------------------
（國際新聞中心梁燕蕙／綜合外電） 2004/08/31 電子時報
根據網站Semiconductor Reporter報導，IBM微電子（IBM
Microelectronics）日前悄然將濕浸式微影（immersion
lithography）科技加入該公司IC生產藍圖（roadmap），IBM資深工程師Jim
Ryan指出，濕浸式科技已納入IBM的發展藍圖，事實上，許多全球半導體大廠都不約而同地將濕浸式微影科技納入藍圖。
報導指出，自2003年5月以來，有鑑於157奈米乾式微影技術，極可能未如預期，業界基本上已放棄、或遞延導入157奈米微影技術時程，並優先考慮濕浸式微影技術，藉以導入45奈米以下先進製程。
IBM系統暨科技事業群副總裁John Kelly
III表示，該公司日前採用荷蘭微影設備供應商ASML的193奈米前置生產（pre-production）微影科技系統，業已導入用於12吋晶圓生產上。此外，IBM亦採用日本設備供應商TEL的設備，據指出，IBM與設備商ASML、TEL聯盟發展濕浸式技術，日後亦將研發成果分享給策略夥伴超微（AMD）與英飛凌（Infineon）。
IBM此番對外宣佈採用ASML的微影設備，對ASML而言，無非是個利多消息，至於ASML的競爭對手，包括日商佳能（Canon）與尼康（Nikon），雖然也在發展濕浸式設備，似乎卻讓ASML搶先一步與大廠結盟的機會。
本聯盟分析：
全球微影設備前三大供應商ASML、Canon、及Nikon皆力推濕浸式設備，加上相關聯盟如Sematech的大力支持，使157奈米微影技術的研發能量大幅度轉移至濕浸式技術，此舉將加速193奈米濕浸式微影的發展。
SOI有機會成為未來半導體技術的主流
Soitec聚焦亞太市場 設東京總部
-------------------------------------------------------------------------------------------------------
（國際新聞中心梁燕蕙／綜合外電） 2004/08/31 電子時報
根據網站Semiconductor Reporter報導，全球絕緣層上覆矽技術（SOI）晶圓龍頭供應商Soitec日前表示，該公司為聚焦亞太市場，與該公司在日本的通路商策略夥伴Seika集團，合資成立新公司Soitec
Asia，總部設在日本東京，Soitec Asia董事長暨執行長Pascal Mauberger表示，隨著合資新公司的成立，Soitec策略核心將聚焦亞太市場，尤其是日本地區，此外，該公司亦延聘SOI資深研究者Makoto
Yoshimi擔任首席科技長一職。
Mauberger表示，該公司將在日本支援下一代微處理器的發展，以及用於廣泛用途的先進半導體製程科技，預計可望應用在數位消費性應用裝置以及下一代電腦娛樂系統、超級電腦等方面，而這些應用裝置未來都將基於SOI與其他先進材料之上。
此外，該公司亦延攬Makoto
Yoshimi擔任首席科技長一職，Yoshimi自1980年代開始，便在日本參與SOI科技研究，浸淫在此領域已超過20餘年，前此除任職過東芝（Toshiba）以外，亦是日本半導體科技藍圖（Japanese
International Technology Roadmap for Semiconductor；ITRS）委員會副主席。
本聯盟分析：
雖各先進廠商了解SOI技術能大幅提昇IC效能，但是仍然有技術與經濟上的因素需克服，例如製造單價過高、元件製造技術尚未成熟、SOI元件穩定性不足等問題。但隨著傳統Bulk
Si與Epi-Wafer製程在深次微米元件的微細加工技術上日益困難與SOI技術不斷的增進，SOI有機會成為未來半導體技術的主流。
NAND-Flash大廠計劃在2004年進入90奈米製程
20040907 東芝多值NAND閃存寫速每年增兩倍
-------------------------------------------------------------------------------------------------------
（記者：大石 基之）2004/09/07 【日經BP社報導】
東芝今後將快速提高採用多值技術的NAND快閃EEPROM的寫入速度。其目的是適應保存高細膩動態圖像等的要求。東芝常務執行董事、半導體分公司社長室町正志在2004年9月3日在東京舉行的“2004東京國際數碼會議”發表的演講中公佈了上述方針。
東芝採用130nm工藝製造、2003年前投入試產生產的多值2GB產品在寫入數據時的傳輸速度為約1.5MB/秒。今後該公司將以每年兩倍的速度提高寫入速度。2004年開始試產、採用90nm工藝的4
GB產品的寫入速度將提高到3MB /秒，2005年開始試產、採用70nm工藝的8
GB產品將提高到6MB/秒，2006年開始試產的16
GB產品將提高到12MB/秒。該公司將通過擴大寫入緩存容量和改進電路及工藝技術提高寫入速度。
本聯盟分析：
NAND-Flash主要應用產品為數位相機，目前主流為256及512Mb。而一台數位相機可能需要數個256或512Mb以儲存更多的影音資訊，所以高容量價格低的產品往往能刺激消費者的購買意願。NAND-Flash大廠計劃在2004年進入90奈米製程，持續微縮仍為NAND-Flash大廠主要策略之一。
如何開發出奈米碳管大面積的自我組裝與自我對準技術為奈米電腦的關鍵
NEC提高奈米碳管直徑和位置精確度的技術
-------------------------------------------------------------------------------------------------------
（記者：大久保 聰）2004/09/07 【日經BP社報導】
NEC日前成功開發了能夠以較高的位置精確度形成直徑均勻的奈米碳管的工藝技術。可以在電路中預期的位置形成具有電氣特性的奈米碳管。在該公司的實驗中，得到了平均直徑1.3nm、直徑誤差僅±0.4nm的單層奈米碳管。採用以前的工藝技術，奈米碳管的直徑差別範圍很大，在從1nm以下到超過3nm之間不等。該公司計劃在9月4日於仙臺舉辦的“第65屆應用物理學會學術演講會”上公開此次的工藝技術。
此次開發的工藝技術可通過光刻技術提高用來生成奈米碳管的基點--催化劑金屬的大小和形成位置的精確度。預先在電子線曝光用的光阻劑中加入鐵之類的金屬催化劑，將光阻劑涂在矽基板上之後，加工成約20nm見方的圖案。對圖案進行加熱處理，去掉光阻劑材料，其中的金屬原子凝聚、析出粒子。採用酒精材料通過熱CVD裝置處理析出金屬粒子的矽基板，金屬粒子上就會產生奈米碳管。
在上面提到的實驗中，採用鐵做金屬催化劑，鐵粒子以100nm的間隔排列，位置精確度只有幾nm。鐵粒子的平均直徑為1.7nm，直徑誤差為±0.6nm。不過，在此次的實驗中，並非是所有的金屬粒子上都生成奈米碳管。估計將通過改進熱CVD裝置的處理方法解決這一問題。
金屬粒子的直徑可以通過改變光阻劑中含有的金屬原子的濃度和圖案的大小進行控制。此次的手法除用於製造奈米碳管外，還可用來以高精確度配置金屬粒子。
本聯盟分析：
當單一奈米碳管場效電晶體與邏輯元件開發出來之後，如何將這些元件整合成完整的奈米電路與電腦，就是最重要的關鍵與技術門檻。因此，如何開發出奈米碳管大面積的自我組裝與自我對準(Self-Alignment)技術，也是奈米碳管電路所面臨的難題。
量子點技術朝向實現未來的夢幻元件邁進
美國最新奈米技術提高儲存密度500倍 口袋圖書館將可實現
-------------------------------------------------------------------------------------------------------
2004/09/09 電子工程專輯
美國國家科學基金會先進材料和智慧結構(National Science
Foundation's Center for Advanced Materials and Smart
Structures，CAMSS)中心研製成功的7奈米磁性鎳奈米點(nanodot)，將儲存密度提高500倍，達到每平方英吋10
trillion位元，在這種密度下，硬幣大小的晶片能達到5
terabit，能把美國國會的整個圖書館都裝在「一個口袋裏」。北卡羅來納州大學材料科技和工程教授兼CAMSS主任Jagdish
Narayan表示。
該技術採用了脈衝調變的雷射切割來製成奈米點陣，據稱比以往可能的結構小10倍，也適用於製造更有效的LED、單電子電晶體、旋轉電晶體、混合元件、超硬塗敷和新型生物材料。據研究人員表示，許多製程將獲益於該技術增強的控制和精密度。為了將該方法應用於高效LED製造，研究人員正利用相似的步驟在自組裝光發射銦化氮化鎵奈米點陣中進行試驗，組成氧化鋅和氮化鎵原子矩陣。
本聯盟分析：
量子點也被稱為量子箱，係指其為僅可容納數個電子大小之「容器」。被關在量子點中之電子因其同時展現「粒子」與「波動」的性質，與在固體中自由活動之電子行為大相逕庭，其材料之電氣或光學性質也隨之變化，此研究正朝向實現未來的夢幻元件如量子計算機邁進。
2004/8/16、17
本聯盟將舉辦「Spintronics and MRAM Technology Short Course」 主講人：Jimmy
Zhu教授(卡內基大學)
應材黑鑽石Low-K絕緣材質攻城掠地 聯電導入UMCi IBM進行試產
(2004/06/11 電子時報）
繼攻下台積電等半導體低介電值（Low-K）絕緣材質市場，美商應用材料（Applied
Materials）黑鑽石（BD）絕緣材質，近期已在聯電12吋廠UMCi完成裝機，最快2004年下半開始產出，至於Fab12傾向採行BD與諾發（Novellus）Carol絕緣材料，另一方面，IBM晶圓廠在放棄Silk絕緣材質後，據悉已經採用BD材質，並以導入12吋廠90奈米試產。
應材表示，以0.13微米製程對決原材料需求，氟化玻璃（FSG）仍是主流材質，不過台積電等晶圓代工廠基於客戶需求，0.13
微米製程也開始採用BD材質，至於目前90奈米以下導入Low-K量產全球半導體廠，包括超微（AMD）、東芝（Toshiba）ASIC、NEC、飛思卡爾半導體（Freescale）與台積電。值得注意的是，聯電0.13微米銅導線製程絕緣材料，FSG為其主力，依其晶圓廠製程規劃，Low-K採用Novellus的Coral絕緣材質，正加快導入90奈米製程，惟據悉，聯電基於Low-K良率考量，已經在其兩座12吋廠Fab12A、UMCi導入應材BD絕緣材質，其中UMCi已經進入裝機階段，至於Fab12A亦規劃導入BD材質，因此聯電在Low-K材質上，將出現Novellus
Carol、應材BD雙軌並行策略。至於積極進軍高階晶圓代工市場的IBM微電子事業部，在其0.13微米製程K值大於3的FSG良率逐步穩定後，加快進行下一代Low-K材質評估，據悉，IBM晶圓廠亦開始在90奈米製程導入應材BD材質，主要是90奈米合作夥伴新加坡特許半導體（Chartered）已經在部分0.13微米導入BD材質。
另一方面，面對65奈米以下深次微米製程對介電值降低需求，應材已經開發出BDⅡX絕緣材質，k值將依碳（carbon）多寡介於2.1∼2.45浮動，應材認為，基於成本考量，目前0.13微米製程絕緣材料以K大於3的FSG為主流，不過90奈米以下Low-K將成為主力，應材BD攻下90奈米主要半導體廠市場後，BDⅡX將鎖定65奈米以下絕緣材質市場。
國際晶圓廠紛投入九○奈米領域
(2004/06/11 工商時報)
飛利浦（Philips）昨（十）日表示，其位於法國的晶圓廠順利產出全球首批低漏電流九○奈米CMOS製程。各大廠紛紛投身九○奈米，台積電預估，明年開發成本進一步下壓後，可望協助九○奈米製程擴大應用範圍。
飛利浦表示，位於法國Crolles Crolles2晶圓廠CMOS生產線，日前與台積電合作產出首批矽晶片。飛利浦表示，代號CMOS090LP
最新晶片 是世界首批低漏電流九○奈米CMOS系統晶片解決方案。飛利浦表示，此低漏電九○奈米CMOS製程，是飛利浦和摩托羅拉、意法半導體等其他Crolles2合作成員聯合開發，晶片設計者可選用更厚閘極氧化層以控制漏電流，在符合功耗要求下，進一步縮小晶片面積。
此次新製程的啟用，除讓飛利浦與國際半導體技術藍圖制定會（ITRS）步伐一致，另一項重大成果是Crolles2晶圓廠和台積電晶圓廠能同時生產出性能一致的晶片。飛利浦表示，這代表Crolles2成員和台積電晶圓製程，在設計規範和電參數方面的合作已收成效。
雖然英特爾、超微、NVIDIA、Altera、Xilinx、TI等廠商陸續投身九○奈米，台積電與聯電也紛紛進入量產，不過九○奈米製程目前開發成本仍高昂。台積電估計，以12x12mm的晶片體積而言，首次九○奈米NRE開發費用就高達二千五百萬美元（尚未包含矽智產元件授權費用），即使體積小如5x5mm者，也需五百萬美元以上。其中光罩、工程開發與電子設計自動化（EDA）占費用比重較高。但根據台積電的統計，每個Gate的先進製程開發費用正逐步下降（但相對地晶片體積也在增加，因此總成本仍是上揚趨勢）。以每單位開發成本估算，明年下半年後，九○奈米製程開發費用可望明顯下滑。除證明摩爾定律（Moore's
Law）持續演進外，也可望協助九○
奈米製程的應用範圍；目前多為處理器、可程式化邏輯元件與繪圖處理器等使用。另外，相對於國際領導大廠如英特爾、TI與英飛凌等，台灣的台積電與聯電九○奈米陸續在去年底量產，分為兩家客戶的Altera與Xilinx不僅啟用九○奈米，Xilinx更公開表示聯電在此製程的腳步比IBM更穩，顯示台灣晶圓代工廠在九○奈米與國際大廠的時間差較以往縮短。
量測中心投入六五奈米技術
(2004/05/21 電子時報）
工研院量測中心昨日宣布與美國Accent Optical
Technologies公司簽約合作，共同發展六五奈米微影製程疊對量測技術，其量測準確度要求將可達到二奈米（nm），可提供國內半導體產業下一世代製造使用的量測技術。量測中心表示，今年半導體對線寬要求，已由過去的一○七奈米縮小為九○奈米。而在微影疊對量測的準確性要求，也由去年的三．五奈米減小為三．二奈米。預期下一世代六五奈米階段，其要求將達到二．三奈米。量測中心主任徐章指出，為提供更高水準的量測服務，此次特與美國Accent
Optical Technologies公司簽約，一起投入六五奈米微 影製程疊對量測技術。
南科成立奈米產學合作平台
【2004/05/20 經濟日報】
經濟部中小企業處、國立成功大學以及國家奈米元件實驗室，以三邊策略聯盟的方式，積極架構南區奈米產學合作平台。
國家奈米元件實驗室主任施敏、成功大學校長高強、經濟部中小企業處主任秘書黃文谷昨
(19)日在南科育成中心共同簽訂策略聯盟協議書。高強表示，成大在策略聯盟中出人力，國家奈米元件實驗室執在微機電領域的技術地位，貢獻智慧，加上經濟部中小企業處的財力，三方資源做更有效的整合，未來將
致力於協助國家企業發展和創新，有效推動國家未來的整個奈米研究。施敏表示，這次的聯盟絕對是一加一加一大於三。國家奈米元件實驗室
(NDL)成立12年，在一年八個月前進駐南科，有42位研究生，開設課程訓練600多人次。這次和成功大學合作，相信能有效提升研發能力的深度，和完整的產業技術。
飛利浦成功試產90奈米SOC製程
(2004/05/12 電子時報）
據網站Semireporter報導，荷商飛利浦電子（Philips Electronics）宣佈，該公司在法國Crolles
2廠及台積電試驗的90奈米CMOS單晶片（SOC）製程順利成功，該公司希望能在2004年稍晚進入量產階段，生產整合安謀（ARM）處理器核心、SRAM及ROM的元件。報導指出，飛利浦在法國的試產線與Freescale（前摩托羅拉半導體；SPS）、意法（STMicroelectronics）等業者合資，主要只用於試產；量產多在其他地方進行。
以此次飛利浦試產的晶片及製程而言，最可能交由台積電代工，Freescale及意法也是
如此。此次飛利浦試產的是低漏電流的CMOS製程，在閘極上有較厚的氧化層，藉以阻擋漏電流；該公司指出，與0.18微米製程生產的相同晶片比較，耗能只有後者的四分之一；但報導內容未提及良率有多高，只提及未來將有其他晶片將以同樣製程試產。
德儀加入IMEC45奈米CMOS製程研究計劃
（2004/05/11 電子時報）
手機晶片領導大廠德州儀器（TI）7日宣佈，將加入由歐洲半導體研究機構IMEC（Inter-university
MicroElectronics Center）主導的45奈米CMOS製程研究，成為該計劃的核心成員之一，這是繼日本松下電產（Matsushita
Electric Industrial）於2004年3月加入後，第七家參與此製程研究計劃的廠商。德儀科技長Hans
Stork表示，德儀在致力研發自身技術和生產架構的同時，更需要宏觀的視野，進而對研發方向做出最正確的決定，
而IMEC正可提供其成員更具競爭力的研究計劃。IMEC與意法微電子（STMicroelectronics）英飛凌（Infineon）、飛利浦（Philips）、英特爾（Intel）及三星（Samsung），
於2003年10月共同簽定45奈米以上製程技術研發計畫，目前計劃成員再加上2004年新加入的松下電產和德儀，總計共7家半導體大廠。德儀於1992年加入IMEC，在進步成為IMEC核心成員後，德儀亦可獲得授權參與IMEC新設立的12吋晶圓廠研發工作。
6/4
Advanced CMOS 技術研討會
5/13 奈米日技術分享- 奈米電子技術之現況與發展
5/12 邀請IBM甯德雄博士(Dr.Tak H.
Ning)演講”Silicon Technology Trends besides Scaling CMOS to Its
Limits"
193奈米浸潤式顯影技術成主流,台積電購買全球首台193奈米浸潤式顯影機台,預定
7月裝機可橫跨65∼32奈米世代
(2004/05/07 電子時報 )
台積電資深研發副總蔣尚義指出﹐在顯影機台光阻、光罩等零組件不需更改,減少進入深次微米世代成本﹐193奈米(nm)浸潤式顯影(Immersion
Lithography)技術過去半年以來﹐已成為全球半導體產業深次微米主流顯影技術﹐台積電預計2004年7月全球首台193奈米浸潤式顯影機台裝機﹐以65奈米製程切入﹐並可以向下延伸到45奈米、32奈米製程3個世代。
蔣尚義指出﹐台積電Immersion
Lithography技術重要推手是研發本部協理林本監﹐經過近兩年在全球半導體研討會中奔走﹐推動以193奈米顯影曝光機台﹐在曝光源與晶圓加入水作為波長縮短介質﹐Immersion
Lithography微影技術波長可微縮到132奈米﹐遠低於157奈米微影機台波長。
蔣尚義表示﹐進入65奈米以下製程光罩、微影整合難度大幅增加﹐目前台積電在65奈米製程開發上﹐已經將微影技術與光罩開發交給林本監統合﹐台積電已經開發出65奈米製程0.499平方微米SRAM原型﹐同時預計近期在全球大型積體電路研討會﹐台積電亦將發表0.296平方微米的45奈米絕緣層上覆矽技術(Silicon-on-Insulator﹔SOI)製程。
台積電在2003年10月正式對ASML取消157奈米顯影機台訂單﹐並訂購全球第一台193奈米Immersion
Lithography機台﹐蔣尚義表示﹐預計2004年7月可以在12吋晶圓廠裝機。在台積電技術藍圖部分﹐蔣尚義指出﹐將以兼顧製程廣度與製程開發時間點為基礎﹐90奈米製程以手機晶片成為最早導入產品線﹐1伏特到3.3伏特泛用型(general
purpose)邏輯製程與低功率(low
power)製程﹐均預計2004年第二季底進入試產﹔在65奈米製程進度上﹐蔣尚義表示﹐低功率導向的手機晶片蟬連最早導入開發產品線﹐低功率65奈米製程預計2005年底導入12吋廠
MRAM磁性隨機記憶體座談會
德儀擬2005年Q1推65奈米製程SRAM樣本
(2004/3/24 電子時報)
根據網站Semiconductor
Reporter報導，手機晶片大廠德州儀器（TI）日前宣佈，該公司在65奈米製程科技方面已獲得重大突破，預定在2005年第一季推出65奈米製程SRAM樣本，用於行動科技產品方面，並可望於2005年底前進入量產階段。
德儀指出，65奈米製程將可把90奈米製程的設計縮小50％，而且更可加速電晶體效能達40％以上，目前德儀已使用65奈米製程科技，進行4Mbit
SRAM記憶體晶片測試。
65奈米製程
英特爾、德儀明年首季量產，台積電與聯電緊追在後
(2004/3/23 電子時報)
繼英特爾（Intel）發佈明年將成為全球第一家以六五奈米製程量產的整合元件廠商（IDM）後，德州儀器（TI）昨天也表示，明年第一季將以六五奈米試產無線元件。台灣方面，台積電與聯電可能在今年下半年投身六五奈米，並於二○○六年前後進入量產。
英飛凌、意法等合資開發45奈米節點CMOS製程
(2004/3/10 電子時報)
據網站EE Times報導，英飛凌（Infineon）、意法微電子（STMicroelectronics）及飛利浦電子（Philips）等3家歐洲半導體業者，將合資共同開發45奈米節點CMOS製程，用來生產CMOS邏輯元件及SRAM；3家公司希望在2005年底以前得到具體成果。
報導指出，此一開發計劃稱為NanoCMOS，主導者是歐洲聯盟，歐盟撥出2,400萬歐元（約2,970萬美元）的資金，做為此計劃的基本資金，計劃的主旨希望將製程提升到45奈米節點，而3家參與的半導體廠則希望除45奈米外，繼續合作到32及22奈米節點。
三星加入IBM策略聯盟陣營共同研發奈米製程級CMOS邏輯製程(2004/03/08
電子時報)
根據網站SBN報導﹐南韓半導體大廠三星電子(Samsung
Electronics)日前宣佈﹐將加入以IBM微電子(IBM
Microelectronics)為首之策略性半導體科技發展聯盟聯盟夥伴還包括英飛凌(Infineon)、特許半導體(Chartered
Semiconductor)﹐該聯盟將共同研發奈米製程級(Nano-scale)CMOS邏輯製程。
三星以70奈米製程生產DRAM晶片
(2004/03/05 電子時報)
根據網站Yonhap報導，南韓半導體大廠三星電子（Samsung）日前宣佈該公司已發展出全球首創70奈米製程，用於生產DRAM晶片之先例，三星指出，應用70奈米製程生產DRAM晶片，將可望較80奈米製程提高3成以上的產能。三星此舉是繼2003年底宣佈導入70奈米製程生產NAND型快閃記憶體（Flash）後，又一項全球先例。
超微4月展開90奈米製程試產
( 2004/03/05 電子時報)
根據網站The Register報導，微處理器大廠超微（AMD）日前指出，該公司90奈米製程的Athlon
64與Opteron晶片，可望從4月中旬開始，在德國東部德勒斯登8吋晶圓廠進行90奈米試產工作，預計將在7月進入量產階段，以便趕上2004年底第四季消費旺季。
英特爾90奈米製程Prescott上市時程再延
( 2004/03/01 電子時報)
英特爾新一代的90奈米製程處理器Prescott再傳延後上市消息﹐近期英特爾對下游客戶透露﹐原訂於3月推出的3.0GHz
Prescott核心P4處理器﹐將會推遲到4月以後才會上市﹐主要原因則是原廠產能供應問題。通路商表示﹐3.0GHz
Prescott延後上市﹐有助於出清現行的0.13微米製程P4存貨﹐因此﹐對於市場而言反而是項正面消息。
富士通擬投1,600億日圓蓋12吋廠﹐導入65∼90奈米製程
( 2004/03/01 電子時報)
據日本經濟新聞報導﹐日本電機大廠富士通計劃在日本三重縣多度町投入1,600億日圓(約為15.1億美元)﹐打造1座最先進的12吋晶圓廠﹐預定2005年春季投產﹐月產能約為1萬片。富士通將於該廠導入65∼90奈米製程﹐生產薄型電視、DVD錄放影機等數位家電及高階伺服器用系統晶片(System
LSI)。
2004年3月後預計舉辦之研討會
l
2004/04/14
磁性記憶體產業座談會(本聯盟與磁性學會主辦)
l
2004/05
奈米日分享活動: 奈米電子技術之現況與發展(本院奈米中心主辦)
l
2004/06
第三屆台灣半導體大展 (TSIA主辦)
l
2004/06 Strained-Si
技術研討會(本聯盟主辦)
l
2004/07
奈米商機與應用研討會(奈米檢測與製程共同實驗室聯誼會主辦)
l
2004/08
奈米加工設備研討會(奈米檢測與製程共同實驗室聯誼會主辦)
l
2004/08
「Symposium on Next Generation Memory」(本聯盟主辦)
l
2004/10
「Ion Implantation Technology」(TSIA主辦)
l
2004/11
國際奈米技術研討會(奈米檢測與製程共同實驗室聯誼會主辦)
l
2004/11 High-k
技術研討會(本聯盟主辦) |
